• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Bei einem Verfahren zur Reduzierung der Signalbilder am Ausgang eines Digital-Analog-Umsetzers (8) wird ein digitales Datensignal (7), dessen Datenrate entsprechend einem Frequenzsprungverfahren variiert wird, von einem Frequenzsprung-Taktgenerator (50) bereitgestellt. Das digitale Datensignal (7) wird von einem Digital-Analog-Umsetzer (8) in ein analoges Signal umgesetzt, wobei der Umsetztakt entsprechend dem Frequenzsprungverfahren variiert wird.
    公开号:DE102004024645A1
    申请号:DE102004024645
    申请日:2004-05-18
    公开日:2005-12-15
    发明作者:Victor Dias
    申请人:Infineon Technologies AG；
    IPC主号:H03M1-06
    专利说明:
    [0001] DieErfindung betrifft ein Verfahren und eine Vorrichtung zur Reduzierungder Signalbilder am Ausgang eines Digital-Analog-Umsetzers.
    [0002] Einsynchroner Digital-Analog-Umsetzer (DAC) kann nach 1 als ein Schaltkreis betrachtet werden,der aus einem Umsetzer 1 und einem Halteglied 2 besteht.Dieser Schaltkreis DAC implementiert gleichzeitig die beiden folgendenOperationen: – Die Umwandlung einer Zahlx(nτ) ineine elektrische Variable wie beispielsweise Spannung v(nτ), Stromi(nτ) oderLadung q(nτ).Die Zahl x(nτ)ist üblicherweisein einem Binär-Codedargestellt. Die Größe τ bezeichnetdie Abtastzeitdauer, n repräsentiertdie diskrete Zeit. – DasKonstanthalten der elektrischen Variable über ein Zeitintervall, welchesder Abtastzeitdauer τ odereinem Bruchteil derselben entspricht. Hierzu wird das Halteglied 2 nullterOrdnung eingesetzt. Am Ausgang des Halteglieds 2 stehtdie elektrische Variable v(t), i(t) bzw. q(t) in zeitkontinuierlicherForm bereit.
    [0003] 2A zeigt ein synchronesdigitales Signal im Zeitbereich, d.h. die Zahl x(nτ) aufgetragen über derZeit t. Das digitale Signal kann als eine Folge von Dirac-Funktionendargestellt werden. Die Abtastzeitdauer τ entspricht dem Inversen derTaktfrequenz fCLK, d.h. τ = 1/fCLK.Im Frequenzbereich (3A)ist das digitale Signal aus einer unendlichen Anzahl von Wiederholungendes Signalspektrums um positive und negative Vielfache der Taktfrequenz,k·fCLK, k = 0, ±1, ±2, ..., gebildet. Wie üblich wirddas Frequenzband bei d.c. (k = 0) als Basisband und die anderen Frequenzbänder alsNebenbänderoder "Signalbilder" ("images") bezeichnet.
    [0004] Ausmathematischer Sicht ist die Umwandlung einer Zahl in eine elektrischeVariable lediglich ein Wechsel der Variablen, welcher keine Änderung desSignalspektrums bewirkt. Vor und nach der Umwandlung liegen zeitdiskreteAbtastwerte (x(nτ)bzw. v(nτ),i(nτ), q(nτ)) vor.
    [0005] ImGegensatz dazu transformiert das Halten (Halteglied 2)das Signal vom zeitdiskreten Bereich in den zeitkontinuierlichenBereich, d.h. ändertdie Natur des Signals. Im Zeitbereich (2B) stellt sich das Signal v(t), i(t)bzw. q(t) als eine Folge von Stufen dar, während es im Frequenzbereichgemäß der Funktionsin(πf/fCLK)/(πf/fCLK) gefiltert ist, siehe 3B. Diese Funktion wird üblicherweiseals Sinc(f)-Funktion bezeichnet. Diese "freie" Filterung dämpft hauptsächlich die Signalbilder desSignals, da sie mit Ausnahme des Basisbands an allen Vielfachender Taktfrequenz fCLK den Wert Null annimmt. Diebei den Signalbildern erreichte Dämpfung ist im Wesentlicheneine Funktion des Verhältnisseszwischen der Taktfrequenz fCLK und der BandbreitefB des Signals, d.h. fCLK/fB. GroßeWerte des Verhältnisses fCLK/fB bewirken einehohe Dämpfungder Signalbilder, was, bei einer vorgegebenen festen SignalbandbreitefB, hohe Taktraten erforderlich macht. Große Wertedes VerhältnissesfCLK/fB bedeutenauch eine Zunahme der Ebenheit des Frequenzgangs im Basisband.
    [0006] Daein Digital-Analog-Wandler typischerweise das Signal ohne die Signalbildererzeugen soll, wird üblicherweiseein Filter 3 benötigt,um die Signalbilder auf eine bestimmte geforderte Höhe abzuschwächen. DasFilter wird häufigals Anti-Image-Filter(AIF), Nach-Filter (post-filter), Rekonstruktionsfilter, Glättungsfilterusw. bezeichnet. Das gefilterte Signal v*(t), i*(t) bzw. q*(t) amAusgang des Filters 3 ist im Zeitbereich (2C) und im Frequenzbereich (3C) dargestellt.
    [0007] Beispielsweisegewährleisteteine Taktfrequenz fCLK = 13 MHz und eineSignalbandbreite fB = 100 kHz eine "freie" Dämpfung von44 dB an der unteren Kante des ersten Signalbilds. An der Basisbandkantebeträgtdie Ebenheit des Signals etwa 8,45·10–4 dB.Mit einem zusätzlichenFilter 3 können höhere Dämpfungenund Ebenheiten erzielt werden.
    [0008] Bisherwurden hauptsächlichzwei Wege verfolgt, um eine hohe Dämpfung der Signalbilder zuerreichen. Die erste Möglichkeitbesteht darin, das VerhältnisfCLK/fB zu vergrößern unddamit die "freie" Sinc(f)-Dämpfung zuerhöhen.Bei industriellen Anwendungen sind Werte des Verhältnissesvon fCLK/fB in derGrößenordnungvon mehreren Hunderten üblich.Nachteilig ist die hohe Leistungsaufnahme und der große Bedarfan Chipfläche,welche bei einer Erhöhungder Taktrate anfallen. Eine zweite Möglichkeit besteht darin, zeitkontinuierlicheGlättungsfilter 3 einzusetzen,deren Ordnung sich aus einer Abwägung zwischender gewünschtenDämpfungam ersten Signalbild, der Frequenzebenheit im Basisband und derImplementierungstechnik (abgestimmt oder nicht abgestimmt) ergibt.Wiederum fallen signifikante Kosten in Bezug auf den Leistungsverbrauch,die Chipflächeund die Entwicklung derartiger Schaltkreise an.
    [0009] Zumindesttheoretisch besteht eine Alternative zu den oben genannten Möglichkeitendarin, eine Haltefunktion höhererOrdnung am Ausgang des Digital-Analog-Umsetzers zu implementieren.Statt die elektrische Variable überdie Taktperiode τ konstant zuhalten (das Konstanthalten der elektrischen Variablen wird als Haltennullter Ordnung bezeichnet), wird die elektrische Variable in derWeise gewählt, dasssie Information von den vorhergehenden Werten bei der Ermittlungdes aktuellen Wertes berücksichtigt(dies entspricht exakt der Funktionsweise eines Filters). Es lässt sichzeigen, dass Halteglieder 2 höherer Ordnung Sinck(f)-Funktionenhöherer Ordnungmit k = 2, 3, ... realisieren. Dieses Konzept ist in der Praxisjedoch sehr schwierig zu implementieren.
    [0010] DerErfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtunganzugeben, welches bzw. welche eine Unterdrückung bzw. Abschwächung derSignalbilder am Ausgang eines Digital-Analog-Umsetzers ermöglicht.
    [0011] Dieder Erfindung zugrunde liegende Aufgabenstellung wird durch dieMerkmale der unabhängigenAnsprüchegelöst.Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sindin den Unteransprüchenangegeben.
    [0012] NachAnspruch 1 umfasst ein Verfahren zur Reduzierung der Signalbilderam Ausgang eines Digital-Analog-Umsetzers die Schritte des Bereitstellenseines digitalen Datensignals, dessen Datenrate entsprechend einerFrequenzfolge eines Frequenzsprungverfahrens variiert, und des Umsetzensdes digitalen Datensignals in ein analoges Signal, wobei der Umsetztaktentsprechend der Frequenzsfolge variiert wird.
    [0013] DasFrequenzsprungverfahren ist eine bekannte Technik, die vielfachin Telekommunikationssystemen zum Einsatz kommt. Es kennzeichnetsich durch eine im Zeitbereich periodisch ändernde ("springende") Trägerfrequenzdes Senders. Die Frequenzwechsel sind durch eine Frequenzfolge f1, f2, f3, ...vorgegeben. Der Empfängerkennt die Frequenzfolge und wird entsprechend dieser Folge stetsauf die aktuelle Trägerfrequenzdes Senders abgestimmt. Das Frequenzsprungverfahren ermöglicht einestörungsarmeSignalübertragung,da eine Interferenz in einem der Frequenzkanäle aufgrund der schnellen Frequenzwechseldie Übertragungsqualität nur kurzzeitigbeeinträchtigt.Ferner garantiert das Frequenzsprungverfahren ein hohes Maß an Datensicherheit,da externe Empfängerdie Frequenzfolge nicht kennen und daher nur selten bzw. kurzzeitigauf den Sender abgestimmt sind.
    [0014] DieWirkungsweise des erfindungsgemäßen Verfahrensbesteht darin, dass aufgrund der sich periodisch änderndenDatenrate und Taktfrequenz die Leistung des ersten Signalbildes über einebreitere Bandbreite verteilt bzw. gespreizt wird. Dadurch wird dieDämpfungdes ersten Signalbildes im Vergleich zum Fall ohne Frequenzsprungverfahren(d.h. mit zeitlich konstanter Datenrate und Taktfrequenz) erhöht. Diedurch das erfindungsgemäße Verfahrenerzielbare zusätzlicheDämpfungergibt sich im Allgemeinen durch das Verhältnis der Bandbreiten, welchevon den Signalbildern im Fall ohne Frequenzsprungverfahren und imFall mit Frequenzsprungverfahren beansprucht werden.
    [0015] EinVorteil des erfindungsgemäßen Verfahrensbesteht darin, dass das Glättungsfilterentweder ganz entfallen oder eine geringere Ordnung aufweisen kann.
    [0016] Eineerste vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrenskennzeichnet sich dadurch, dass beim Bereitstellen eines digitalenDatensignals die Datenrate eines vorgegebenen digitalen Eingangs-Datensignalsmittels eines Datenratenumsetzers entsprechend dem Frequenzsprungverfahrenvariiert wird. Verfahren zur Änderungder Datenrate eines Signals sind in der Technik der digitalen Multiraten-Signalverarbeitungbekannt, siehe z.B. das Buch "DigitalSignal Processing",J. G. Proakis et al., Prentice Hall, 1996, Seiten 790–792. Vorzugsweisewird die Datenratenvariation durch Interpolation und Dezimationvorgenommen.
    [0017] Eineandere Möglichkeitbesteht darin, dass das digitale Datensignal mit variierender Datenrate mittelseines Signalgenerators erzeugt wird. In diesem Fall muss keine Datenraten-Umsetzung eines externen,einlaufenden Eingangs-Datensignals durchgeführt werden, da bereits beider Signalerzeugung die erfindungsgemäß variierende Datenrate berücksichtigtwird.
    [0018] Indiesem Fall kennzeichnet sich eine vorteilhafte Verfahrensvariantedadurch, dass die Signalerzeugung durch Auslesen von Datenwortenaus einem Speicher mit einem durch das Frequenzsprungverfahren vorgegebenenAuslesetakt und einer in Abhängigkeitvon dem aktuellen Auslesetakt gewählten Adressierungsvorschrifterfolgt.
    [0019] Gemäß Anspruch8 umfasst eine erfindungsgemäße Vorrichtungzur Reduzierung der Signalbilder am Ausgang eines Digital-Analog-Umsetzerseinen Frequenzsprung-Taktgenerator, welcher ein Taktsignal mit einerentsprechend einer Frequenzfolge eines Frequenzsprungverfahrensvariierenden Taktfrequenz erzeugt. Ferner enthält die Vorrichtung ein vondem Frequenzsprung-Taktgenerator angesteuertes Mittel zum Bereitstelleneines digitalen Datensignals, dessen Datenrate entsprechend dem Frequenzsprungverfahrenvariiert, und ein von dem Taktsignal getakteten Digital-Analog-Umsetzerzum Umsetzen des digitalen Datensignals in ein analoges Signal.
    [0020] DieErfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahmeauf die Zeichnungen näherbeschrieben; in diesen zeigt:
    [0021] 1 einePrinzipdarstellung eines Digital-Analog-Umsetzers mit nachgeschaltetem Glättungsfilter;
    [0022] 2A eineDarstellung des abgetasteten Signals im Zeitbereich;
    [0023] 2B eineDarstellung des gehaltenen Signals im Zeitbereich;
    [0024] 2C eineDarstellung des geglättetenSignals im Zeitbereich;
    [0025] 3A eineDarstellung des abgetasteten Signals im Frequenzbereich;
    [0026] 3B eineDarstellung des gehaltenen Signals im Frequenzbereich;
    [0027] 3C eineDarstellung des geglättetenSignals im Frequenzbereich;
    [0028] 4 einBlockschaltbild eines Digital-Analog-Umsetzers mit nachgeschaltetemGlättungsfilter nachdem Stand der Technik;
    [0029] 5 einBlockschaltbild eines erfindungsgemäßen Digital-Analog-Umsetzers mit optionalem Glättungsfilter;und
    [0030] 6 einSinus-Generator zur Erzeugung eines analogen Sinussignals.
    [0031] Nach 4 wirdein digitaler Block 4 von einem Taktgenerator 5 angesteuert,welcher ein Taktsignal 6 mit einer festen TaktfrequenzfCLK ausgibt. Der digitale Block 4 gibtdigitale Datenworte (Wortbreite N) über eine Datenverbindung 7 aneinen Digital-Analog-Umsetzer 8 aus. Die Datenrate beträgt fCLK, d.h. entspricht der Taktfrequenz desTaktsignals 6.
    [0032] DasTaktsignal 6 steuert ferner den Takteingang des Digital-Analog-Umsetzers 8 an.Die Wirkungsweisen des Digital-Analog-Umsetzers 8 und des nachgeschaltetenGlättungsfilters 3 wurdenbereits in Zusammenhang mit den 1–3C beschrieben.
    [0033] 5 zeigtein Ausführungsbeispieleiner erfindungsgemäßen Vorrichtung.Gleiche oder funktionsähnlicheBauteile wie in den vorhergehenden Figuren werden mit denselbenBezugszeichen bezeichnet. Der digitale Block 40 wird voneinem Frequenzsprung-Taktgenerator 50 angesteuert, welcher ebenfallsmit dem Takteingang des Digital-Analog-Umsetzers 8 in Verbindungsteht. Die Taktfrequenz fCLK wird durcheine Frequenzfolge f1, f2,f3, ... vorgegeben. Der digitale Block 40 ermöglicht eine Datenratenumsetzungdes überdie Datenverbindung 7 ausgegebenen digitalen Signals entsprechenddem erhaltenen Taktsignal 6.
    [0034] DieFunktionsweise der in 5 dargestellten Vorrichtungwird im Folgenden anhand eines Beispiels erläutert: Für die SignalbandbreitefB und eine Referenz-Taktfrequenz fCLK werden die Werte fB =100 kHz und fCLK = 13 MHz angenommen.
    [0035] Fernerermöglichtder digitale Block 40 die Erzeugung einer Datenrate von12,8 MHz und 13,2 MHz. Zu diesem Zweck erzeugt der Frequenzsprung-Taktgenerator 50 über einDrittel der Zeit die Taktfrequenz fCLK =13 MHz, überein weiteres Drittel der Zeit die Taktfrequenz fCLK =12,8 MHz und über dasverbleibende Drittel der Zeit die Taktfrequenz fCLK =13,2 MHz. Dies bewirkt folgendes: – Das Basisbandsignalbleibt stets innerhalb des Frequenzintervalls [–fB,fB], und zwar unabhängig von der Taktfrequenz,unter welcher die Daten von dem Digital-Analog-Umsetzer 8 umgesetzt werden. – DieLeistung des ersten Bildes des Signals liegt während 1/3 der Zeit um 12,8MHz, währendeinem weiteren 1/3 der Zeit um 13 MHz und während dem verbleibenden 1/3der Zeit um 13,2 MHz. Die in dem ersten Signalbild enthaltene Leistungwird insofern übereine breitere Bandbreite verteilt, wodurch bei jeder Frequenz eine zusätzlicheDämpfunggegenüberdem Fall ohne Frequenzsprungverfahren (d.h. mit einer festen TaktfrequenzfCLK) erreicht wird. Die Leistungsreduzierungbeträgtbei diesem einfachen Beispiel –4,8dB.
    [0036] Inder Praxis sollte eine größere Anzahlvon alternativen Frequenzen berücksichtigtwerden. Insbesondere kann eine Pseudo-Zufalls-Frequenzfolge (pseudorandom frequency se quence) mit Frequenz-Hopping vorgesehen sein.Pseudo-Zufalls-Frequenzsprungfolgensind in der Technik z.B. bei Spreizcode-Kommunikationssystemen bekannt und werdendaher im Folgenden nicht nähererläutert.
    [0037] Esgibt verschiedene Möglichkeiten,den digitalen Block 40 zu realisieren. Eine erste Möglichkeit bestehtdarin, dass der digitale Block 40 ein Datenratenumsetzerist. In diesem Fall wird dem digitalen Block 40 in nichtdargestellter Weise ein Eingangs-Datensignal zugeführt, dasentsprechend dem Taktsignal 6 in seiner Datenrate verändert wird.Beispielsweise kann ein Datenratenumsetzer aus einer Serienschaltungeines Interpolators (der eine Datenratenerhöhung um einen bestimmten Faktorvornimmt) und einer Dezimationsschaltung (die eine Datenratenerniedrigungum einen bestimmten Faktor vornimmt) aufgebaut sein. Für die Interpolationkönnenz.B. FIR-Filter oder Polyphasen-Filter verwendet werden. Die Dezimationkann ebenfalls durch ein Polyphasen-Filter durchgeführt werden.NähereAngaben sind dem eingangs genannten Lehrbuch von J. G. Proakis aufden Seiten 792–803zu entnehmen, die hiermit durch Bezugnahme dem Inhalt der vorliegendenSchrift hinzugefügtwerden.
    [0038] Eineandere Möglichkeitbesteht darin, dass der digitale Block 40 einen Signalgeneratordarstellt, siehe 6. Der Signalgenerator umfasstz.B. einen Speicher 9 mit einer Speicherkapazität D vonz.B. D = 1024 Datenworte der Wortbreite N Bit. Jedes Datenwort enthält einenAbtastwert einer Sinusfunktion, die unter einem Phaseninkrementvon 2π/1024rad. abgetastet wurde. Der Speicher 9 ist also mit einer vollständigen Periodeeiner Sinusfunktion geladen. Es ist auch möglich, den Speicher 9 lediglichmit Abtastwerten bezüglich1/4 der Periode der Sinusfunktion zu laden, wobei dann die Symmetrieder Sinusfunktion hinsichtlich der Perioden-Viertel ausgenutzt wird.
    [0039] Selbstverständlich können anstelleeiner Sinusfunktion auch die Abtastwerte anderer periodischer Funktionenoder auch nicht-periodischer, über einenendlichen Definitionsbereich definierter Funktionen in dem Speicher 9 gespeichertsein.
    [0040] EinAdresseingang AD des Speichers 9 wird über einen Adressgenerator 10 angesteuert.Der Adressgenerator 10 steht über eine Steuerdatenverbindung 11 miteinem Frequenzsprung-Taktgenerator 50' in Verbindung.Dieser unterscheidet sich von dem Frequenzsprung-Taktgenerator 50 der 5 dadurch,dass er ferner einen Inkrementgenerator enthält. Der restliche Schaltungsaufbauentspricht der Darstellung in 5.
    [0041] Wenndie Datenworte des Speichers 9 bei einer Taktfrequenz fCLK = 1 MHz mit einem Adresseninkrement INCR= 1 ausgelesen werden (das Adresseninkrement INCR wird dem Adressgenerator 10 über dieSteuerdatenleitung 11 vom Inkrementgenerator mitgeteiltund gibt die Differenz zwischen zwei aufeinanderfolgenden Adresswertenan), dann werden ungefährtausend Taktperioden benötigt,um eine vollständigeSinusperiode aus dem Speicher 9 auszulesen. Dies bedeutet,dass eine Frequenz fGEN von etwa 1 kHz erzeugtwird. Es gilt
    [0042] Für eine gegebeneSpeicherkapazitätD könnendas Adresseninkrement INCR und/oder die Taktfrequenz fCLK verwendetwerden, um andere Signalfrequenzen fGEN zusynthetisieren. Fürdas hier beschriebene Beispiel eines Signalgenerators mit konstanterFrequenz fGEN muss das Produkt fCLK·INCR konstantgehalten werden. Beispielsweise kann das folgende Frequenzsprungschemaausgeführtwerden: – WennfCLK = 1 MHz und INCR = 10 betragen, wirdeine Frequenz fGEN = 10 kHz erzeugt, wobei dieersten Signalbilder bei 990 kHz und 1010 kHz liegen. – WennINCR = 11 und fCLK = 10/11 MHz (≈ 909 kHz)betragen, wird ebenfalls die Frequenz fGEN = 10kHz erzeugt, wobei jedoch die ersten Signalbilder nun bei etwa 899kHz und 919 kHz liegen. – WennINCR = 9 und fCLK = 10/9 MHz (≈ 1,111 MHz)betragen, wird ebenfalls die Frequenz fGEN = 10kHz erzeugt, wobei jedoch die ersten Signalbilder nun bei etwa 1101kHz und 1121 kHz liegen.
    [0043] Wenndie Wertepaare (fCLK, INCR) aus einem Satzvon P Alternativen ausgewähltwerden und die Frequenzsprungfolge fCLK =f1, f2, f3, ...fP eine Pseudo-Zufallsfolge (pseudo randomsequence) ist, dann wird jedes Signalbild des erzeugten Signalsauf P Töneverteilt, wobei jeder Ton eine mittlere Leistung von 1/P aufweist.
    [0044] Eswird deutlich, dass bei vielen praktischen Anwendungen die AnzahlP der beim Frequenzsprungverfahren durchlaufenen unterschiedlichen Frequenzenwesentlich größer als3 sein kann.
    权利要求:
    Claims (14)
    [1] Verfahren zur Reduzierung der Signalbilder amAusgang eines Digital-Analog-Umsetzers, mit den Schritten: (a)Bereitstellen eines digitalen Datensignals (7), dessenDatenrate entsprechend einer Frequenzfolge eines Frequenzsprungverfahrenvariiert; und (b) Umsetzen des digitalen Datensignals (7)in ein analoges Signal, wobei der Umsetztakt entsprechend der Frequenzfolgevariiert wird.
    [2] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass im Schritt (a) fürdie Erzeugung des Datensignals (7) die Datenrate einesvorgegebenen digitalen Eingangs-Datensignals mittels eines Datenratenumsetzers(40) entsprechend der Frequenzfolge variiert wird.
    [3] Verfahren nach Anspruch 2, dadurch gekennzeichnet,dass die Datenratenvariation durch Interpolation und Dezimationvorgenommen wird.
    [4] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass im Schritt (a) das digitale Datensignal (7) mit variierenderDatenrate mittels eines Signalgenerators (9, 10)erzeugt wird.
    [5] Verfahren nach Anspruch 4, dadurch gekennzeichnet,dass die Signalerzeugung durch Auslesen von Datenworten aus einemSpeicher (9) mit einem durch die Frequenzfolge vorgegebenenAuslesetakt und einer in Abhängigkeitvon dem aktuellen Auslesetakt gewählten Adressierungsvorschrifterfolgt.
    [6] Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet,dass der Signalgenerator (9, 10) ein Funktionsgenerator,insbesondere ein Sinus-Generator ist.
    [7] Verfahren nach einem der vorhergehenden Ansprüche, dadurchgekennzeichnet, dass die von dem Frequenzsprungverfahren durchlaufeneFrequenzfolge eine Pseudo-Zufallsfolge ist.
    [8] Vorrichtung zur Reduzierung der Signalbilder am Ausgangeines Digital-Analog-Umsetzers, mit – einem Frequenzsprung-Taktgenerator(50, 50'), welcherein Taktsignal (6) mit einer entsprechend einer Frequenzfolgeeines Frequenzsprungverfahrens variierenden Taktfrequenz (fCLK) erzeugt, – einem von dem Frequenzsprung-Taktgenerator (50, 50') angesteuertenMittel (40) zum Bereitstellen eines digitalen Datensignals(7) mit einer dem Taktsignal (6) entsprechendenDatenrate, und – einemvon dem Taktsignal (6) getakteten Digital-Analog-Umsetzer (8)zum Umsetzen des digitalen Datensignals (7) in ein analogesSignal.
    [9] Vorrichtung nach Anspruch 8, dadurch gekennzeichnet,dass das Mittel zum Bereitstellen eines digitalen Datensignals (7)ein Datenratenumsetzer (40) ist, welcher die Datenrateeines vorgegebenen digitalen Eingangs-Datensignals entsprechend demTaktsignal variiert.
    [10] Vorrichtung nach Anspruch 9, dadurch gekennzeichnet,dass der Datenratenumsetzer (40) eine Reihenschaltung mitwenigstens einem Interpolator und einer Dezimationsschaltung umfasst.
    [11] Vorrichtung nach Anspruch 8, dadurch gekennzeichnet,dass das Mittel zum Bereitstellen eines digitalen Datensignals (7)ein das digitale Datensignal erzeugender Signalgenerator (9, 10)ist.
    [12] Vorrichtung nach Anspruch 11, dadurch gekennzeichnet,dass der Signalgenerator (9, 10) einen Speicher(9) umfasst, aus welchem Datenworte mit einem durch dieFrequenzfolge vorgegebenen Auslesetakt und einer in Abhängigkeitvon dem aktuellen Auslesetakt gewählten Adressierungsvorschriftausgelesen werden.
    [13] Vorrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet,dass der Signalgenerator (9, 10) ein Funktionsgenerator,insbesondere ein Sinus-Generator ist.
    [14] Vorrichtung nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet,dass die die Frequenzfolge eine Pseudo-Zufallsfolge ist.
    类似技术:
    公开号 | 公开日 | 专利标题
    EP1590905B1|2012-11-28|Signalverarbeitungssystem mit basisbandrauschmodulation und rauschrückfaltungsreduktion
    US8417750B2|2013-04-09|Filters for communication systems
    EP0810602B1|2002-08-07|Verbesserungen in Systemen zum Erreichen von grösserer Frequenz-Auflösung
    EP0599817B1|1998-03-04|Verfahren und Vorrichtung zur Umsetzung der Abtastfrequenz
    EP0695032B1|2001-11-07|Digital/Digital-Abtastratenumsetzer
    US5497152A|1996-03-05|Digital-to-digital conversion using non-uniform sample rates
    EP0199745B1|1991-04-03|Analog-digital-umwandler
    US6393070B1|2002-05-21|Digital communication device and a mixer
    US6016113A|2000-01-18|System for enhancing the accuracy of analog-digital-analog conversions
    Brennan et al.1998|A flexible filterbank structure for extensive signal manipulations in digital hearing aids
    Dufort et al.1999|On-chip analog signal generation for mixed-signal built-in self-test
    JP4213348B2|2009-01-21|無線周波数のサンプリングを伴うデジタル受信
    US5554987A|1996-09-10|Direct digital synthesizer capable of reducing spurious noise components
    US4816830A|1989-03-28|Waveform shaping apparatus and method
    KR101159887B1|2012-06-26|디지털 직접 변환 수신 장치 및 방법
    DE102008050549B4|2016-06-02|Asynchroner Sigma-Delta-Analog/Digitalwandler, welcher einen Zeit/Digitalwandler verwendet
    US8379760B2|2013-02-19|Hybrid heterodyne transmitters and receivers
    CA2562254C|2009-05-26|A method and system for analog to digital conversion using digital pulse width modulation |
    US5982832A|1999-11-09|Apparatus and method for compensating for timing and phase error using a poly-phase filter
    US8571161B2|2013-10-29|Electronic device for generating a fractional frequency
    US5712635A|1998-01-27|Digital to analog conversion using nonuniform sample rates
    EP0719478B1|1998-07-22|Digital-analog-wandlung mit nicht-uniformen abtastraten
    US8711917B2|2014-04-29|Sampling filter device
    US7515078B2|2009-04-07|Programmable sample rate analog to digital converter and method for use therewith
    TW566006B|2003-12-11|Multi-rate analog-to-digital converter
    同族专利:
    公开号 | 公开日
    US20050270193A1|2005-12-08|
    DE102004024645B4|2010-03-11|
    US7280061B2|2007-10-09|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-12-15| OP8| Request for examination as to paragraph 44 patent law|
    2010-09-09| 8364| No opposition during term of opposition|
    优先权:
    申请号 | 申请日 | 专利标题
    DE102004024645A|DE102004024645B4|2004-05-18|2004-05-18|Verfahren und Vorrichtung zur Reduzierung der Signalbilder am Ausgang eines Digital-Analog-Umsetzers|DE102004024645A| DE102004024645B4|2004-05-18|2004-05-18|Verfahren und Vorrichtung zur Reduzierung der Signalbilder am Ausgang eines Digital-Analog-Umsetzers|
    US11/127,738| US7280061B2|2004-05-18|2005-05-12|Digital-to-analog converter using a frequency hopping clock generator|
    [返回顶部]